莱迪思FPGA助力屡获殊荣的超级高铁及电机设计-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

莱迪思FPGA助力屡获殊荣的超级高铁及电机设计

作为低功耗可编程器件的领先供应商,可持续发展始终是莱迪思产品创新的一个核心指导原则。在过去几年里,莱迪思与Swissloop合作,一如既往地支持他们的超级高铁研究项目。对于该学生组织而言,过去的一年又是成果丰硕的一年。

图片[1]-莱迪思FPGA助力屡获殊荣的超级高铁及电机设计-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

Swissloop团体照片

Swissloop是一个由苏黎世联邦理工学院(ETH Zurich)赞助的学生组织,主要从事超级高铁技术及其现实应用方面的研究。他们的项目在SpaceX Hyperloop竞赛和巴伦西亚举行的欧洲超级高铁活动周(European Hyperloop Week)中大获成功。其最新的“Lavinia Heisenberg”号车舱在荷兰代尔夫特举办的超级高铁活动周上凭借最佳的机械设计和驱动系统斩获机械子系统奖和牵引力奖。该车舱不仅首次展示了货物运输,还拥有线性磁阻马达等其他多项创新。

图片[2]-莱迪思FPGA助力屡获殊荣的超级高铁及电机设计-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

Swissloop 21/22 Lavinia Heisenberg车舱亮相2022年欧洲超级高铁周

他们总结了去年的一些经验,其中一点就是在FPGA上实现更多的逆变器控制功能。通过利用大量的引脚和最大程度的并行,他们成功使用单个FPGA运行8相电机。他们还实现了一个超高控制频率的迟滞带控制器。测试后,他们成功地以1MS/s对电流进行采样,并在该频率下运行控制环路。

FPGA比微控制器更适合应用于发生错误时的快速响应以及EMC的信号同步应用。在控制系统开发的过程中, 他们大量使用各种测试平台,包括使用电力电子仿真软件 PLECS以及莱迪思版本的ModelSim实现协同仿真。从而提前测试控制器的行为,包括误控制时的安全关键场景。这节省了大量的测试时间,让新电机快速顺利运行。

图片[3]-莱迪思FPGA助力屡获殊荣的超级高铁及电机设计-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

搭载莱迪思MachXO3器件的通用PCB板

他们还使用莱迪思SPI IP与微控制器实现了双向通信,因此可以在刷新FPGA后设置各种配置参数,在不同的模式下快速运行车舱。拓展到整个电机层面,他们在芯片上实现了很多功能并达到了预期的性能。莱迪思提供了更大容量的器件,帮助他们轻松运行控制器,无需在硬件方面做出妥协。

图片[4]-莱迪思FPGA助力屡获殊荣的超级高铁及电机设计-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

FPGA下方的PCB底层

请登录后发表评论

    没有回复内容