Verilog：parameter、localparam的区别和用法forkwave1年前更新370 一、区别 parameter: 可以在实例化时修改参数值 localparam:只能在当前模块使用，不能进行实例化 二、用法 2.1 设计文件中parameter的用法 直接在模块名后面 #(parameter 参数名=参数值) 2.2 例化模块时parameter的用法 在模块名后面直接 #(.参数名 (参数值))
没有回复内容