当选择“路径失败约束”时,没有报告2.1i时序分析器失败的偏移约束-Xilinx-AMD社区-FPGA CPLD-ChipDebug

当选择“路径失败约束”时,没有报告2.1i时序分析器失败的偏移约束

描述

一般描述:

我的设计有一个失败的偏移约束;如果使用时间分析器来查看失败的路径,则不列出所讨论的路径。虽然在红色中显示约束,这意味着约束失败,但是它下面没有失败路径的列表。

解决方案

为了解决这个问题,将“极限路径报告”设置为100,而不是只报告失败时间约束的路径。然后必须从失败路径中挑选出路径,但是路径都列出了。

欲了解更多信息,请参见(赛灵思解答3888).

请登录后发表评论

    没有回复内容