clock wizard IP生成VHDL例化-Xilinx-AMD社区-FPGA CPLD-ChipDebug

clock wizard IP生成VHDL例化

LuckyHH等级-LV1-ChipDebug2年前更新
120

 

最近在使用clock wizard时，发现vivado 自动生成的ip例化文件是verilog的，但是项目是vhdl，经过多方设置仍然不能生成vhdl的ip核，最后发现只需要找到生成的vhdl例化文件，复制粘贴到自己的源文件里就能直接调用时钟模块。在生成ip核后，vhdl的例化文件（.vho）存在/project_path/project_path.ip_user_files/下面

图片[1]-clock wizard IP生成VHDL例化-Xilinx-AMD社区-FPGA CPLD-ChipDebug

评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面