2.1I COREGEN:MAP警告:设计规则:332 -块检查:悬挂在单端口块存储器上的BLKRAM输出。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1I COREGEN:MAP警告:设计规则:332 -块检查:悬挂在单端口块存储器上的BLKRAM输出。

描述

关键字:未连接、核心生成器、块内存、VIETEX、ROM、RAM

紧迫性:标准

一般描述:

您可以看到类似于下面的关于A的高阶输出位的MAP警告
与单端口块无关的核心发生器单端口块存储器
大于16位的存储器:

警告:设计规则:332 -块检查:悬空BLKRAM输出。COMP-DOB4
U1/BU0没有连接。
警告:设计规则:332 -块检查:悬空BLKRAM输出。COMP引脚DOB5
U1/BU0没有连接。
警告:设计规则:332 -块检查:悬空BLKRAM输出。COMP引脚DOB6
U1/BU0没有连接。

解决方案

当生成更宽的单端口块ROM时,这些警告是正常的。
超过16位。之所以可以看到它们是因为核心生成器
这样的宽数据字单端口存储器功能以一种新颖的方式产生显著的结果。
节约LUT资源。所使用的方法描述在XAPP130的第9页:

HTTP://www. xLimx.COM/XAPP/XAPP130.PDF

基本上,它涉及交错存储空间,设置地址总线的LSB。
端口A到1(VCC),端口B的地址总线的LSB到0(GND)。

与此相结合,宽存储器的输出是通过级联而产生的。
从两个双端口输出端口的位一起。通常一个16位
首先使用端口,其余位使用LSBs
第二个输出端口。这可能导致一些MSBs在第二个输出端口上。
没有联系。

请登录后发表评论

    没有回复内容