2.1IXC9500系列TSIT-增加TPTA2定时值-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1IXC9500系列TSIT-增加TPTA2定时值

描述

关键词:级联

紧迫性:标准

一般描述:
产品术语级联将产生延迟。以前,这种延迟是单一的。
价值。最坏的情况延迟是从宏小区1级联一个乘积项。
宏单元18(或反之亦然)。相邻宏单元的乘积项级联
快得多。显然,这种最坏情况的延迟只能发生一次。
因此,对于多个级联报告的定时似乎很多。
比他们更糟。

解决方案

围绕产品术语级联延迟将保持TPTA。增加
TPTA2将是功能块内级联的最坏情况延迟。

此更改可在最新的2.1i服务包中获得:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新/

请登录后发表评论

    没有回复内容