2.1i核心生成器-不能定位“VixTeX块内存核”的“MeMyInItIfFielyPo.VHD88”和“.PoC.VHD96”。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1i核心生成器-不能定位“VixTeX块内存核”的“MeMyInItIfFielyPo.VHD88”和“.PoC.VHD96”。

描述

关键词:核心生成器、块RAM、块内存、初始化、VHDL、
Verilog,VIETEX,单端口,双端口

紧迫性:标准

一般描述:
单端口和双端口块内存核的数据表是指
“MeMyInItIfFielyPoop.VHD88”和“MeMyInItFielePyPo.VHD99”文件是
位于HTTP://www. XILIX.COM/IPCHINA. 数据表指示
如果希望有行为仿真器编写,则需要这些文件。
用一个MIF文件替换一个预先存在的COE文件。

但是,文件在指定的位置不可用。

解决方案

版本1.0.2和后期版本的VIETEX块内存核心总是
在模块生成过程中自动编写一个MIF文件
使用输入COE文件中指定的值;因此,不需要
这些包裹已经不多了。

请登录后发表评论

    没有回复内容