什么是与莱迪思SERDES器件配合使用的CML终端？

Lattice SC / M，LatticeECP2M和LatticesECP3 SERDES使用CML I / O，必须终止它才能正常工作。

CML（当前模式逻辑）使用真正的双重终止。

而不是，LVDS仅在接收器处终止。

对于LVDS意味着任何反射回信号源的信号都会以很小的衰减反射回接收器。。这限制了LVDS可以驱动的数据速率和跟踪长度。
。莱迪思SERDES器件为每个SERDES通道提供独立的Rx和Tx电源输入节点，允许接收器输入端接和发送器输出端接偏置在不同的电平，与内核SERDES电压（1.2V）无关。
。输入和输出电源分别是LatticeECP2M / LatticeECP3中的VCCIB / VCCOB和LatticeSC / M器件中的VDDIB / VDDOB。。典型的CML使用内部50欧姆上拉电阻进行端接。。由于CML仅驱动“0”电平，因此需要上拉“1”电平。。它们必须端接到1.2V和1.5V之间的电源，以确保正常工作。。这些终端的唯一目的是匹配驱动器和接收器之间的线路。。这些终端中的不匹配将导致器件引脚上的潜在电流消耗并产生不期望的抖动。