10.1定时/约束-我不能对移位寄存器LUT施加偏移约束的周期约束-Xilinx-AMD社区-FPGA CPLD-ChipDebug

10.1定时/约束-我不能对移位寄存器LUT施加偏移约束的周期约束

描述

如果我试图对一个被用作链的一部分的移位寄存器LUT应用偏移/输出约束的周期约束,则致命错误报告不能找到周期约束。

(如果设计只使用移位寄存器作为链的一部分,并且最后一级被打包到前一级的切片中,跟踪将不能验证该BEL的D输入作为路径端点。)

解决方案

目前,您可以在不将偏移量LUT/约束应用于VelTeX II链的一部分的移位寄存器LUT上解决这个问题。

欲了解更多信息,请参见(赛灵思解答5489).

这个问题是固定在11.1版本的软件。

请登录后发表评论

    没有回复内容