MTI，VHDL，COREGEN，CYIP4：“γ警告（10）：// XilinxCoreLib /VFFT64。VHD（7177）：灵敏度列表中的重复信号。”

描述

关键字：开始、模型、VHDL、编译

编译XILN XCORILB VHDL库时可以看到以下警告
从CIPIP4 IP更新：

“警告”〔10〕：// XilinxCoreLib /VFFT64。VHD（7177）：敏感列表中的重复信号。

问题是，在XILIXXCORIELB目录中，VHDL模型VFFT64.VHD具有
重复的“开始”信号的敏感度列表的过程中，“ReNeNePROC”。在CIPIP4中，
这发生在模型的第1660行。

错误的线条看起来像这样：

ReNYPROC：进程（CLK，CE，RS，启动，MWR，启动，BuySyi，模式）
^ ^

注意在敏感度IST中存在两个名为“开始”的信号。

解决方案

编辑您的XILIXXCORIELB库目录中的VFFT64.VHD模型，删除
在ReNEXPROC进程的敏感列表中的第二个“开始”信号，保存
您的更改，然后重新编译XILIXXCORILB库。