COREGEN 2.1I:ELAB2致命错误:AccCyFIFOVIV1V0.VHD:不匹配参数,QualtTySuthReg中的“qyOUT”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

COREGEN 2.1I:ELAB2致命错误:AccCyFIFOVIV1V0.VHD:不匹配参数,QualtTySuthReg中的“qyOUT”

描述

紧迫性:标准

一般描述:

在使用ActhcIfFIFOVI1V0.VHD进行行为仿真时,可以观察到跟随错误消息:

ELAB2:致命错误:ELAB2Y007

AsiccFIFOVA V1Y0.VHD(3668):实际长度

参数(2)与长度不匹配

形式参数“qyOUT”(3)

(来自组件)。

解决方案

此错误消息是由不正确指定的信号宽度引起的。

端口QUOUT在模块CONTUTSUBRIG Reg中文件AsiccFIFOVIV1V0.VHD。

在组件声明中发现错误写入的端口范围。

在第342行:

(Q-宽度下降到0)

在实体声明中可以找到正确的端口范围。

第2262行的CurtTySub Reg:

(Q-宽度- 1下降到0)

通过修改第342行,此错误消息将消失。

这个错误是由模型中的错误引起的,AsiccFIFOVIV1Y0.VHD。第342行中的“QuothuSubReg”中的端口“qyOUT”的组件声明表示“qxOUT”有一个范围(Q^宽度下降到0)。

QQOUT的正确范围应该是(Q-宽度- 1下降到0),如在“2262号”的“CurtTySubReg”的实体声明中所示。通过对AsicCyFIFOVA V1Y0.VHD线342的直接修改,可以消除误差。

请登录后发表评论

    没有回复内容