VelTEX-E 2.1i PAR:PAD报告不包括用于LVDS/LVPECL N侧输入的焊盘-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VelTEX-E 2.1i PAR:PAD报告不包括用于LVDS/LVPECL N侧输入的焊盘

描述

关键词:ViTEX,VIETEX-E,LVDS,PAR

紧迫性:标准

问题描述:

PAR报告从PAR没有任何n侧输入垫列出。但是它们被使用
在硬件方面。一些板级仿真工具可能需要具有PAD
报告包含所有的PIN信息,包括N侧输入焊盘。如何创造
包含N端输入焊盘的焊盘报告?

解决方案

使用LVDS/LVPECL设计需要在运行之前锁定所有IO引脚。
实施过程。因此,创建的PAD报告将始终具有
相同的引脚位置。若要创建具有N端输入的报表,用户必须将其添加到
PAD手动报告。因为所有的引脚都有相同的位置,所以PAD报告来自
每个实现都将是相同的,这意味着用户只需要添加。
PAD中的N侧焊盘报告一次,将其保存在不同的区域中,并使用它。
再说一遍。

下面是如何在PAD报告中添加N端输入引脚的示例。

差分对有名称,DATAYP为P侧,N为DATAYN。
PAD报告仅显示P侧为:

DATAYP输入A20

若要添加N侧,请在PAD报表中添加附加行:

DATAN输入C21

所以PAD报告显示:

DATAYP输入A20
DATAN输入C21

请登录后发表评论

    没有回复内容