LatticeSC / M器件的戴维宁终端有哪些限制？

在LatticeSC / M中，单端信号可以使用直接端接到VTT进行片上并行端接，或者使用VCCIO进行戴维宁端接。
对于使用VCCIO的戴维宁方案，施加到存储体的VCCIO电压决定了终止电压，因此可以在该银行终止戴维宁的单端标准。。当bank VCCIO设置为大于VCCAUX = 2.5V（即3.3V）的任何电压时，戴维宁端接不可用。