3.1i基础ISE:项目导航器需要将顶级实体名称放置在文件中-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i基础ISE:项目导航器需要将顶级实体名称放置在文件中

描述

关键词:VHDL,实体,层次,多实体

紧迫性:标准

一般描述:
在分层VHDL设计中,每个实体都有多个实体。
文件,项目导航器可能选择错误的实体作为顶层。
当前,ProjaveNavigor将文件中的最后一个实体作为
顶层模块。这可能导致综合结果不正确。

解决方案

为了避免综合问题,用户必须放置顶层。
实体在文件中的最后一个。

请登录后发表评论

    没有回复内容