3.1i VIETEX映射错误:“设计规则:368 – NETCHECK:源代码。净价3I2/…没有来源“-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i VIETEX映射错误:“设计规则:368 – NETCHECK:源代码。净价3I2/…没有来源“

描述

关键词:BitGen,错误,NETCHECK,SURSELess,NET,368

紧迫性:标准

一般描述:
当通过工具运行设计时,BitGen会显示以下错误:

“错误:设计规则:368 – NETCHECK:无源码。净价3I2/…没有来源“

解决方案

经进一步检查,发现该信号是ViTEX块RAM的地址线;
从器件的任何地方到这个地址线都没有连接,但它仍然存在。
被指派了一个网名。查看映射报告会确认这个信号确实是
标记为无原料。

当所有块RAM WEA、ENA、RSTA、WEB、ENB和RSTB发生此错误时
控制线是由常数驱动的。有些地址行是由
相同的常数。映射结束时,在地址线上留下未受驱动的信号存根。
将它们绑定到全局逻辑1 / 0。在块RAM上的这些未驱动信号存根。
有点不可预测,因为它们取决于块RAM的顺序。
常数在包装阶段被处理。

这个问题在最新的3.1i服务包中是固定的:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新/

请登录后发表评论

    没有回复内容