3.1i核心生成器-基础生成的COREGEN.LO报告文件，用于记录错误的XILIXX族和设计流变量

描述

关键词：核心发生器、COREGEN、日志报告、XILIXX系列、设计流程、日志

紧迫性：标准

一般描述：
当从基础HDL项目中调用核心生成器时生成的COREGEN.LIG文件似乎显示了XILIXA族和Debug流变量的不正确值。（这只是在COREGEN.LoC报表文件中观察到的，而不是在为核心生成的.xCo文件中，因为XCO文件设置将是正确的。）

当I：

1。启动基础，选择一个新的HDL项目。
2。从基础发射CORE Generator。（工具-GT；设计入门&核心生成器）
三。选择COREGEN中的项目和GT项目，选择Verilog或VHDL进行设计输入，并选择SBS以外的一个家族。
4。生成核心，回归基础。
5。选择报表浏览器选项卡，并查看核心生成器报表。

在COREGEN.LoC报告中，我看到以下内容：

斯林克斯家族=Spartan
设置设计流程=示意图

解决方案

在核心文件生成器读取默认基础上的COREGEN.IN文件时，在COREGEN.LIG文件中记录将XILIXXCONE设置设置为“Spartan”和“流程图”的设计流程执行的命令。只有当您直接从项目管理器调用核心生成器（因为在创建基础HDL项目后，不立即提示目标架构）时，才会看到这种行为。

为了解决这个问题，从基础HDL编辑器调用核心生成器，而不是从项目管理器调用。

无论哪种方法，正确的设置都记录在核心的XCO文件中。