3.1i基础ISE：用户必须手动将.tbw文件添加到项目中

描述

关键词：项目导航器，HDL BeNever，VSS，TBW

紧迫性：标准

一般描述：
HDL Bunter提供了一个图形界面来创建
VHDL和Verilog测试平台。刺激与预期
响应存储在测试台波形文件（TBW）中。
该文件在编辑时用作HDL BeNever的输入。
或修改测试台。必须手动添加该文件。
对每一个基础的ISE项目。

解决方案

在项目导航器中选择源-gt；添加和选择
TestStand & T.W文件。一旦文件被添加到
项目，双击自动加载文件
HDL Bunter。