COREGEN -性能数字被错误地记录为DMS配置中1024点FFT的4096个时钟周期。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

COREGEN -性能数字被错误地记录为DMS配置中1024点FFT的4096个时钟周期。

描述

关键词:快速,傅立叶,变换,双存储空间,DMS

1024点FFT的性能图在VIETEX的1024点FFT的数据表中被错误地记录为4096个时钟周期。

解决方案

正确的值是5120个时钟周期,因为额外的1024个周期。
每次加载一组新数据时都需要

请登录后发表评论

    没有回复内容