2.1i COREGEN，CYIP5：CYIP5 IP更新中的已知问题

描述

关键词：CYIP5、CAREGEN、DA、FIR、滤波器、正弦、余弦、LUT、查找、
表，ViTEX，加法器，减法器，减法器，FD，基于，移位，寄存器，
累加器，单，端口，块，RAM

紧迫性：标准

一般描述：
CIPIP5 IP更新中的已知问题

解决方案

VHDL仿真分析顺序：
——————————–
（Xilinx解决方案α6250）已更新以指示订单中的
必须分析VHDL行为仿真模型
这个版本。

已知问题：

一般：
————–
1）3.1i，2.1i映射：输入错误地初始化为1，而不是0
回溯时序仿真。应用于VIETEX累加器，
加法器/减法器和基于FD的寄存器核
参考文献：（赛灵思答案9132）

2）2.1i COREGEN：主核心定制GUI可以关闭
注册选项框保持打开状态。
参考文献：（赛灵思答案6148）

大枞芯
——————
1）COREGEN内部错误：“致命：SIM
当生成VIETEX DA FIR滤波器时，均衡器失败。
参考文献：（赛灵思答案9216）

2）COREGEN-DA FIR V2.0：“致命：= & G.一般Java抛出”
在产品的核心生成期间
参考文献：（赛灵思答案9075）

3）C.IP5，分布式算术FIR滤波器，Verilog—**警告：
打开文件d失败：Lab4xXXX.MIF用于阅读
参考文献：（赛灵思答案9267）

单端口块随机存取存储器
—————————-
从GUI中选择时钟极性的“FraveIGEDGE”
还是会给你以“上升边缘”的核心。
参考文献：（赛灵思答案9559）