ViTex/ViTEX-E-我可以使用全局时钟输入引脚作为通用I/O吗？

描述

关键字：VIETEX、全局、时钟、I/O、IO、输入

紧迫性：标准

一般描述：
在ViTex/ViTeX-E中，我可以使用全局时钟引脚作为一般I/OS吗？

解决方案

一

除了使用全局时钟引脚作为时钟输入，您也可以使用它们作为一般输入。（它们不能用作输出。）

使用它们作为输入，执行这些步骤：

1。在你的电路中实例化一个iBFG，并将输入信号（即要放置在全局PIN上）输入到iBFG的输入上。

2。将iBFG的输出连接到正常的电路其余部分。

二

1。在你的电路中实例化一个BUFGP，并放置输入信号（即放置在全局PIN上）。
关于BUFGP的输入。

2。将BUFGP的输出连接到正常的电路其余部分。

其原因是如果您不实例化一个工具，则工具会自动实例化一个正常的IO缓冲区。然而
在时钟引脚中没有这样的组件。然后MAP工具会抱怨一个错误。
BUFGP是一个时钟IO缓冲器。

通过使用语言模板实例化它：

组件BFGP
端口（I：在STDYLogic中；O：输出STDYLogic）；
端部元件；
信号A：STDYLogic；

开始

Ulro & lt；=不Clksig；
美国海军陆战队；

U1：BUFGP端口映射（I＝& Gt；USRI，O＝& gt；a）；