关于EF2 L15LG100B的PLL时钟无法例化的问题-Anlogic-安路社区-FPGA CPLD-ChipDebug

关于EF2 L15LG100B的PLL时钟无法例化的问题

1、利用IP产生的PLL例化代码如下:

module mypll(refclk,reset,clk0_out);

input refclk;

input reset;

output clk0_out;

wire clk0_buf;

…….

2、在顶层我按照如下方式例化后。

mypll pll1(.refclk(0),.reset(1),.clk0_out(clk));

3、编译后错误提示信息:

SYN-8702 ERROR: SanityCheck Fail: PLL has const refclk

请问如何解决这个问题。另外refclk参数具有什么含义,应该如何使用?按照提示信息,应该是说这个refclk是个常量,那常量为什么可以作为输入型的参数来赋值呢?请帮忙解释,非常感谢。

请登录后发表评论

    • ICMaker的头像-ChipDebugICMaker徽章-资深玩家-ChipDebug等级-LV3-ChipDebug版主0