简单测量EF2L15芯片内部晶振频率

模块RTL视图

主要有三部分组成，分别为OSCDIV IP核， BUFG IP核，和PLL。其中OSCDIV的分频系数可以自行决定(不超过128)来匹配手中的示波器的采样速率和采样带宽。下面以我的板子为例（即使同一种芯片内部的石英振荡器频率也是不同的，要具体测量）

计算方法

分频系数设置为4，PLL分频为3 示波器测得频率为21MHz（有幅值跳动取得平均值）

内部晶振频率为12X21= 252MHz

参考例程

链接怎么放呀？哈哈我粘贴一下吧

module top( 

    output  wire	sys_clk,
     output  wire	sys_extlock


);

wire clk_oscdiv;
wire clk_out;
	EF2_PHY_OSCDIV inst(
	.rstn(1),
	.stdby(0),
	.div(7'b000_0100),
	.clko(clk_oscdiv)
	);


	EF2_LOGIC_BUFG bufg(
	.i(clk_oscdiv),
	.o(clk_out)
	);



//wire sys_extlock;
//wire sys_clk;
	pll pll_inst(
		.refclk(clk_out),
		.reset(1'b0),
		.stdby(1'b0),
		.extlock(sys_extlock	),
		.clk0_out(sys_clk)
		);

	// input refclk;
	// input reset;
	// input stdby;
	// output extlock;
	// output clk0_out;

endmodule