COREGEN,CYIP5——内部错误:“致命:SIM ScGuang-AcUn:RealEnts失败”时生成2位系数的VIETEX-DA FIR滤波器-Xilinx-AMD社区-FPGA CPLD-ChipDebug

COREGEN,CYIP5——内部错误:“致命:SIM ScGuang-AcUn:RealEnts失败”时生成2位系数的VIETEX-DA FIR滤波器

描述

关键词:分布式算法,达村,ViTEX,FIR,SCANGIN -AccUM,CIPIP4,CYIP5

当试图生成V1.0.x和V2.0时,可以看到以下错误
具有2位系数的ViTEX分布式算术FIR滤波器:

错误:发生内部错误。请致电Xilinx支持。
错误:发生内部错误。请致电Xilinx支持。
错误:Sim在执行所选核心时存在问题。实施
网列表将不会生成。
错误:SimGuule:实现定制参数核心的SIM失败
CaleNeNo.gt;
警告:核心& lt;CordeNo.Gt;没有生成产品IMPNETLIST。
警告:在生成GT&L.CordeNo.Gt时遇到的警告和/或错误;
(分配TyxMexTimeFiLa过滤器2)所有输出的产品请求
可能没有产生。

如果在命令行模式下重新启动核心生成器应用程序
使用-d调试选项(“COREGEN -D”),出现以下附加消息:

调试:& gt;加载的IP类COM.XILIX.IP.BaseBuxxV10.0.C.GATIGUBUSEV1O0
调试:& gt;加载的IP类COM.XILIX.IP.DaFiFr.V2Y0.0.CySeqAdAddioSub V2G0
调试:& gt;加载的IP类COM.XILIX.IP.BaseBuxxV10.0.C.DistaMyMyV1O0
调试:& gt;加载的IP类COM.XILIX.IP.BaseBuxxV10.0.CySaleDyAdSudiV1V0
调试:& gt;加载的IP类COM.XILIX.IP.BaseBuxxV10.0.C.DistaMyMyGuiV1O0
调试:& gt;加载的IP类COM.XILIX.IP.BaseBuxxV10.0.CyAppLoV1O00GUI
致命:SIM ScGuang-AcUM:NET2= QyNETindex=10宽度=10。
错误:发生内部错误。请致电Xilinx支持。
致命:错误:在网表生成过程中捕获普通投掷
错误:发生内部错误。请致电Xilinx支持。
Java.Lang.RunTimeExtExpExct
在COM.Xilinx.SIM .Base.SIM .EraseNETS(SIM Java:654)
在COM.Xilinx.IP.BaseBuxxV10.0. CyApdioV1O0. BuildVieldCasum(CyApple Vi1O0. Java:1182)

解决方案

这个问题是由参数的某些组合引起的。
当系数比特宽度为2位宽时观察到,这是由于
内核中使用的累加器子块的优化。

解决方法是在尝试之前取消选择优化系数选项。
生成过滤器。取消选择该选项的副作用更高。
CLB利用率。

请登录后发表评论

    没有回复内容