LogICORE正弦余弦查找表（SIN COS LUT）V2.0——为什么在编译SnCOSIV2V0.0？V时，会得到“错误：在关闭所有‘NEDF指令’之前遇到的源端”？

描述

关键词：Sin，COS，编译，仿真，库，3.1 ISE

当试图编译Verilog Xilin xCeriLB模型时，可以看到以下错误：
CYIP5.5：

{错误：//XilinxCoreLib /SnCOSIV2V20.0. v：在关闭所有“Endif指令”之前遇到的源结束
{错误：/产品/MealthTeal.Vel5F44/MealTea/Bi///SunOS5/VLoG失败。

问题是，第一个“IFDEF声明”并没有终止。
相应的“附录：

//$头：/DELL/XPC/RePo/Env/DATABAS/IP/SRC/COM/XILIX/IP/SinCOSIV2V00/仿真/阁楼
/SnCOSIV2v00.v，V1.1.2.6 2000／04／19 18:0213 RSLUX EXP$

“IfDEF CxSin COSYV2O00DEF DEF
否则
“定义CxSin COSYV2O00DEF DEF
”——————————————————————————————————————————————————————————————–

“IFDEF流水线”
否则
“包括”XILIXXCORILB/流水线V
足弓

‘IFDEF cSHIFTTYFDYV1O0YDEF
否则
“包括”XILIXXCORILB/CYSHIFTTYFDYV1O0.V“
足弓

“定义正弦0”
“定义余弦仅1”
定义正弦和余弦2
“定义DistyROM 0”
“定义BROBROM ROM 1”
定义ALUKS {CUOUTPUTHULL {1} BX}}

模块CsSiNoSCOSIV2L0（θ，正弦，余弦，Nd，RfD，RDY，CLK，CE，ACLR，SCLR）；

解决方案

编辑XILXXCORIELB目录中的.v文件中的每一个，添加
在上面提到的缺失的“Endif指令”中，保存
更改并重新编译。

请看（赛灵思解答30162）对于LogICOR正弦余弦查找表（SIN COS LUT）的详细注释列表和已知问题。