F2.1I VIETEX仿真-InnalAlxBLAMAM.GSR-太短脉冲-Xilinx-AMD社区-FPGA CPLD-ChipDebug

F2.1I VIETEX仿真-InnalAlxBLAMAM.GSR-太短脉冲

描述

关键词:块体、维氏体、基础、脉宽

紧迫性:标准

描述:当对包含模块RAM的VITEX设计进行定时仿真时,逻辑仿真器可以发出与以下类似的警告:

信号:MyMyMe/Bu0/InnalAlxBROAMLA.GSR -脉冲太短,丢失时间为114NS

无论GSR管脚保持多长时间,都会发出警告。

解决方案

“太短的脉冲”警告是不正确的——这是基础仿真模型中的一个错误。

用户应该能够安全地忽略此警告,只要它们验证GSR引脚已被保持在数据手册中的最小GSR脉冲宽度规范(通常小于15 ns)的高长。

为了避免这个警告,用户可以编辑TimeSim.E.n文件。
1)搜索PWGSRHI属性语句的所有实例。
例子:
(属性PWGSRHI(整数13000)(单位时间)(所有者“Xilinx”))
2)删除整个行或改变整数值
一个像100的小数字。

这个错误将被固定在基础3.1版本中。

请登录后发表评论

    没有回复内容