用逻辑门实现倍频的奇技YING巧

转载，这个可以用，但不建议用，除非要求不高省成本或PLL不够，不过话说回来安路家的CPLD都是带PLL的，一个不够就买带两个PLL的反正也差不多了钱。边沿触发方式, 每用一个宏or寄存器可以做到 2 倍频。

————————

关于倍频，大家都认为应该用PLL才能实现，不过我用CPLD实现了，不记得用了几个门了，大约要三四十个单元，这个倍频的作用范围大约是5MHZ到25MHZ吧，如果要更低频率，就需要更多的单元

原理是DLL，延迟门，我是参考了台湾一个大学的论文的，当时要做个倍频，用外部PLL电流很大而且电路复杂点，这算是比较完美的解决

源码如下：

论文如下：