AIE(2)—理解AIE编程中的graph-Xilinx-AMD论坛-FPGA CPLD-ChipDebug

AIE(2)—理解AIE编程中的graph

在上一篇文章中我们介绍了AIE应用工程的基本结构以及AIE graph是如何将graph和仿真平台连接起来的。这里我们将重点介绍AIE graph。回顾一下,我们在上一篇文章中展示的仿真平台与graph的连接关系,如下图所示。

图片[1]-AIE(2)—理解AIE编程中的graph-Xilinx-AMD论坛-FPGA CPLD-ChipDebug

graphAIE应用工程中的位置仅次于顶层,采用C++描述。其中包含两个重要内容:nodeedgenode代表的是实现特定功能的Kernel或子graphgraph是可以嵌套的),而edge代表的则是Kernel之间以及Kernel与输入/输出端口之间的连线,由connect定义。用户定义的所有graph都是继承于ADF graphAdaptive Data Flow),这在下图所示代码第8行已有所体现,同时在代码第3行要声明头文件<adf.h>。需用注意的是graph所描述的内容是静态的,即在编译过程中不会再被动态调整

图片[2]-AIE(2)—理解AIE编程中的graph-Xilinx-AMD论坛-FPGA CPLD-ChipDebug

请登录后发表评论

    没有回复内容