![图片[1]-AIE(5)—针对AI Engine进行编译-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/31694337098.png)
依次执行下图中的1、2两个步骤，即可对工程进行编译。对应的命令aiecompiler的相关选项与上一篇文章中用到的基本一致。一个明显的区别是-target的值由x86sim变为hw。编译成功之后，可以在Assistant窗口中看到Emulation-AIE前面会有一个绿色的对勾（编译报错会显示红色叉号）。
![图片[2]-AIE(5)—针对AI Engine进行编译-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/91694337098.png)
![图片[3]-AIE(5)—针对AI Engine进行编译-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/71694337099.png)
![图片[4]-AIE(5)—针对AI Engine进行编译-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/31694337100.png)
一旦编译结束，就可以在Explorer窗口中看到新增了Emulation-AIE这个文件目录，该目录下还有一个文件夹Work。此外，还有一个重要文件libadf.a，用于后续Vitis将AIE应用工程与系统集成。接下来我们就可以调用AIE仿真器执行仿真，如下图所示。依次执行图中的1、2、3步骤。
![图片[5]-AIE(5)—针对AI Engine进行编译-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/31694337101.png)
仿真结束后会生成仿真结果output.txt，位于aiesimulator_output/data目录下，如下图所示。
![图片[6]-AIE(5)—针对AI Engine进行编译-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/31694337102.png)
打开output.txt，如下图所示，可以看到与x86仿真结果的差异。这里多了时间戳。这是因为AIE仿真器是周期近似的仿真。图中TLAST用于表明一次迭代的最后一个输出结果。第一个输出结果位于1136ns，由于VCK190的AI Engine运行在1GHz，所以可以计算出第一个结果是在1136个时钟周期后获得的。这个设计是一个简单的设计，并没有利用AIE的向量处理器。
![图片[7]-AIE(5)—针对AI Engine进行编译-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/101694337103.png)
![图片[8]-AIE(5)—针对AI Engine进行编译-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/61694337104.png)
![图片[9]-AIE(5)—针对AI Engine进行编译-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/91694337104.png)
![图片[10]-AIE(5)—针对AI Engine进行编译-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/41694337105.png)
![图片[11]-AIE(5)—针对AI Engine进行编译-Xilinx-AMD论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2023/09/91694337106.png)
没有回复内容