3.1i VITEX-E PAR路由器在第二次迭代早期出现在V2000 E设计上。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i VITEX-E PAR路由器在第二次迭代早期出现在V2000 E设计上。

描述

关键字:路由、路由器、挂、挂、慢、运行时

紧迫性:标准

问题描述:在VIETEX-E路由器减慢的情况下
在第二路由器迭代中出现挂起的点。在
每一种情况下,问题都是由于时间限制是不可能的。
见面。路由器太努力了,无法满足这些限制。
用一个信息解释情况。

解决方案

下一个主要版本将在3.1i之后进行更改。
路由器将更早退出,而不是试图满足不可能
时间规格。

请登录后发表评论

    没有回复内容