2.1i核发生器、CYIP5双端口块RAM功能仿真模型表现出不正确的行为

描述

关键词：核心发生器，COREGEN，双，端口，BlockRAM，功能，仿真，模型，不正确

紧迫性：标准

一般描述：
BRAM内核的功能仿真模型表现出不正确的行为。

这是不正确的行为之一：

什么时候：
-地址A和B相等
-对端口A进行写入
-读取是端口B的形式
– CLKA和CLKB具有相同的时钟。
– WEA变高，数据写入端口A，

然后：
-端口B上的数据是已写入端口A的数据。
（这是错误的；端口B应该是未定义的。）

解决方案

应该修改BROAMRAM的正确行为，以便从
同时写入同一位置将给出无效的读取数据。这是
XAPP130第5页注意到的（HTTP://Spop.xILIX.COM/XAPP/XAPP130.PDF）
标题“冲突解决”。