3.1i模块NGDNNO::模块选项生成错误范围的信号/实例名称。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i模块NGDNNO::模块选项生成错误范围的信号/实例名称。

描述

关键词:回溯、注释、注释、模块化、设计、VHDL、Verilog

紧迫性:标准

一般描述:
当NGDNNO使用-Mead选项和NGM文件运行时,结果
模块级仿真模型的内部信号和实例名称都具有
模块实例名称作为前缀。

例如,如果顶层设计有一个名为“A”的模块,它包含实例
(或内部信号)称为“B”,那么模型将包含一个名为
“A/B/”而不是简单的“B”。这将使任何探索国家的努力复杂化。
在模块内进行设计调试。

解决方案

这个问题将被固定在第一个3.1I季度发布,目前
定于2000年8月。

请登录后发表评论

    没有回复内容