如何在批处理模式下调用和使用Active-HDL莱迪思版？

要在批处理模式下运行Active-HDL莱迪思版，可以从DOS命令窗口执行“vsimsa”命令。

“vsimsa”没有任何图形用户界面（GUI）。

它对于运行自动脚本或回归测试很有用，它可以从命令窗口调用为“vsimsa -do macro”。

以下是用于模拟Verilog设计的示例宏文件。

• 由于“vsimsa”命令与Modelsim兼容，因此将现有的Modelsim宏转换为Active-HDL宏是直截了当的，如下所示：
• vlib work vlog -v2k -work ./work file1.v file2.v file3.v top.v vsim work.top -L ovi_ecp2 -PL pmi_work
• 在上面的宏文件中，file1.v，file2.v，file3.v和top.v是设计文件。
• top是顶级设计。
• 该示例假定用户的目标是LatticeECP2系列。
• “ovi_ecp2”是Lattice ECP2的预编译verilog库。

其他莱迪思系列的预编译FPGA Verilog库包括：

ovi_sc

ovi_ec

• ovi_xp
• ovi_ecp
• ovi_machxo
• ovi_xp2
• 以下是用于模拟VHDL设计的示例宏文件。
• vlib work vcom -work ./work file1.vhd file2.vhd file3.vhd top.vhdvsim work.top -L ecp2 -PL pmi_work
• 其他莱迪思系列的预编译FPGA VHDL库包括：

SC
。EC
。XP
。ECP
。ECP2
。的MachXO
。XP2