3.1I模块PAR错误:布局:982部分放置宏包含切片…-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1I模块PAR错误:布局:982部分放置宏包含切片…

描述

关键词:面积、范围、约束、模块化、主动化、模块化

一个设计失败的案例。
在活动模块模式下放置错误:

错误:布局:982 -部分放置宏包含切片
不能放置VRAMCT1/ADDR1/UN7YRROAYS1。拜托
要么修复
对这个宏的约束或移除它们。
错误:布局:982 -部分放置宏包含切片
不能放置VRAMCT1/ADDR1/UN1Y-WCOLAYSAS4。拜托
要么将约束固定在该宏上,要么将其删除。

这个问题是由ViTEX砂矿中的一个问题引起的。
边缘/伪逻辑元件,它们的位置约束,都是
也被范围约束处理器在
分析砂矿既然这些元件就应该忽略它
由IO砂纸处理,而不是分析放置部分。

每当模块边界在芯片上时,就会出现此问题。
边缘和显著的伪逻辑要求。

解决方案

这个问题将被固定在第一季度更新到3.1i
目前定于2000年8月。

请登录后发表评论

    没有回复内容