【提问】Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错,用的Vivado,说是必须使用实际值,但我都赋值好了啊?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

提问Verilog实现简单ANN中对隐藏层进行赋值会在RTL仿真报错,用的Vivado,说是必须使用实际值,但我都赋值好了啊?

([Synth 8-502] non-constant real-valued expression is not supported )这是报错类型,百度上找不到方法解决。

后来删掉又仿真了一次,发现就是那个计算式不是实际值,不是函数的问题,如图:

20231107085653271-image

20231107090035820-image

20231107090056942-image

20231107090147471-image

 

 

20231107085716147-image

 

请登录后发表评论