齐纳二极管保护 FPGA 5V 输入

尽管 5V 供电逻辑在许多应用中仍然很常见，但大多数 FPGA 支持 3.3V 及更低的接口电平。当您将 FPGA 连接到更高的电压电平时，FPGA 的应用笔记通常建议您在 FPGA 的 I/O 块中使用 PCI（外围组件互连）总线钳位二极管以及外部串联限流电阻，以防止损坏 FPGA（图 1 ）。PCI 钳位二极管将电压限制在不会损害输入的水平，并且电阻值将电流限制在不会损害 PCI 钳位二极管的安全水平。这种方法在低速信号的设计中效果很好。

然而，当您将此方法用于较高速率的信号时，寄生 RC 滤波器的影响会使信号失真（图 2）。FPGA 应用笔记中的电路需要更改，无需重新设计 PCB（印刷电路板）即可完成。在这种情况下，用齐纳二极管代替电阻可以改变信号电平，而不会导致过度失真（图 3 ）。齐纳二极管与 PCI 钳位二极管和内部下拉电阻一起设置输入引脚的电压电平。

 

要设置输入引脚的静态电平，必须启用 FPGA 的内部下拉电阻，以防止输入持续高电平时 PCIclamp 二极管被驱动得太猛。下拉电阻的电流小于齐纳二极管的额定电流。低压齐纳二极管在雪崩 IV（电流电压）曲线中也有圆形下畸变。

 

这条曲线导致齐纳电压低于额定值，因此需要使用更高电压的齐纳二极管。该二极管还应该具有低电容。Comchip 的 3V 齐纳二极管 CZRU52C3 工作良好，降低了电路的电压2V（图4）。

 

齐纳二极管中的一些寄生效应会对波形产生其他失真。二极管的寄生电容导致二极管最初看起来像是与 5V 驱动器的信号边沿短路。FPGA 引脚将出现约 10 纳秒的高压过冲，并迅速衰减至输入引脚的额定电平。引脚电容和下拉电阻的 RC 时间常数会导致较慢地下降至最终值，该最终值由齐纳二极管和下拉电阻决定。图 5 显示了前缘的详细视图。