VITEX/EBank规则差异,混合不同的I/O标准,VREF,Vcco-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VITEX/EBank规则差异,混合不同的I/O标准,VREF,Vcco

描述

VIETEX和VITEX-E之间的Bank规则有什么不同?γ

我可以使用一个标准的输入和来自同一Bank的不同标准的输出吗?

解决方案

不同之处:

在ViTEX中,输入缓冲器由VCCNT供电,输出缓冲器由VCCO供电。在VITEX-E中,LVTLL、LVCMOS2和PCI输入缓冲器由VCCO供电。这在ViTeX-E中给出了更严格的Bank规则。

Virtex:

对于ViTEX,在ViTeX DATABOOK中清楚地解释了该解决方案。VRFS是输入标准的严格参考电压,而Vccos是输出标准的电压。两者是互斥的。γ

因此:

1。对于混合的输入标准,两者必须具有相同的VREFs,或者至少其中一个必须是“N/A”。如果所讨论的标准仅用于输入,则只需要比较VREF。

2。对于混合的输出标准,两者必须具有相同的VCCOs,或者至少其中一个必须是“N/A”。如果问题的标准仅用于输出,则只有VCCO需要被比较。

ViTEX-E:

对于ViTeX-E,Bank规则已经改变:产出仅依赖于VCCO。然而,输入依赖于Vcco和VREF。它们不再互相排斥。

1。对于混合的输入标准,两者必须具有相同的VReFs和相同的Vccos。N/A“S”可以用作通配符,可以与任何标准混合使用。如果所讨论的标准只用于输入,则VCCO和VREF必须使用。

进行比较。

2。对于要混合的输出标准,该规则与ViTEX中的规则相同。这两个必须具有相同的VCOS,或者至少其中一个必须是“N/A”。如果所讨论的标准只用于输出,则只能比较VCCO。

请登录后发表评论

    没有回复内容