【提问】使用ChipWatcher抓到的波形与代码逻辑不符，有跳变。-Anlogic-安路社区-FPGA CPLD-ChipDebug

【提问】使用ChipWatcher抓到的波形与代码逻辑不符，有跳变。-Anlogic-安路社区-FPGA CPLD-ChipDebug

评分

回答5

- ICMaker版主0
```
shift_r={shift_r[9:0], shift} 
```
  这种写法是有问题的。
  11个月前回复
- - 陈士双作者0
    那应该怎么写呢？希望可以给一些建议，谢谢您。
    11个月前@ICMaker回复
  - - ICMaker版主0
      你首先要明白你写这个代码是想实现一个移位寄存器，硬件的移位寄存器是怎样的？别的不说，是不是得有时钟？不是在写C代码，找本语法书看看不着急写代码。
      11个月前@陈士双回复
    - - 陈士双作者0
        昂昂，您说的我都有，有时钟，这是简写的代码逻辑，主要是想说明一下这个逻辑。我不是初学者，这点我还是懂得
        11个月前@ICMaker回复
      - ICMaker版主0
        你的采样时钟是不是shift_r的时钟？这个要一样。另外无论是CWC还是其它友商的类似工具，他都是要在你的工程中插逻辑的，因此为了减少对原有逻辑的影响，尽量少加一点CWC观察的内容。
        11个月前@陈士双