3.1i 4KXL PAR引导PAR失败,“错误:布局:489时钟组由以下组件组成……”-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i 4KXL PAR引导PAR失败,“错误:布局:489时钟组由以下组件组成……”

描述

关键词:布局,489,PAR,指南

紧迫性:标准

一般描述:
PAR不能指导一些4KXL的设计,如果没有PCF文件中的禁止,则会出现以下错误:

错误:布局:489 -由下列组件组成的时钟组不可能合法地放置,因为所有可以保存此配置的站点集包含该组所要求的禁止站点。请参阅Xilinx可Program逻辑数据手册了解时钟缓冲器的更多信息。

解决方案

这个问题可以发生在杠杆导向设计中,用于400xL、XLA、XV和SpartanXL(包含Bufg/BuffGLS/Buffe三元组的任何体系结构)。

问题发生在CKIO和它驱动的缓冲区之间的路由上。只有当CKIO被锁定到PCF文件中的站点,并且它所驱动的全局缓冲区未被锁定时,才会发生此问题。

因此,周围的工作是锁定(或不锁定)CKIO及其相关的缓冲区。这个约束可以放置在UCF中。

这个问题固定在最新的3.1i服务包中,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新.
包含修复的第一服务包是3.1i服务包3。

请登录后发表评论

    没有回复内容