【提问】20个电源上电时序-FPGA常见问题论坛-FPGA CPLD-ChipDebug

提问20个电源上电时序

假设我有20个电源,每个电源都有EN和PG引脚,最开始的1号电源EN默认为高电平,自动上电,剩下的每个电源都延时5ms根据前一级的PG信号依次上电,最后输出PG20=1代表上电结束,用状态机设计的思路,如果只有3个电源会变得简单,但是到20个之后,作为输入的EN信号在always语句下一定为reg型,无法用assign语句赋值为{}数组,如果要单个赋值就会显得很麻烦,这样子的设计思路正常应该是怎么样的

请登录后发表评论

    没有回复内容