3.1i基础ISE:项目导航器不能生成VHDL设计的层次结构-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i基础ISE:项目导航器不能生成VHDL设计的层次结构

描述

关键词:基础ISE、项目导航器、层次结构、VHDL

紧迫性:标准

一般描述:

项目导航器如果关键字不能生成层次结构
“组件”包含在组件的实例化名称中。
这个VHDL -99语法是合法的,但不受项目导航器的支持。

解决方案

从VHDL文件中移除关键字组件并重置
文件。然后,项目导航器将正确地重建层次结构。

请登录后发表评论

    没有回复内容