【提问】potato2.0时钟引脚引出-Anlogic-安路社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回答2
    只看作者
    最新最热
    • ICMaker的头像-ChipDebugICMaker徽章-资深玩家-ChipDebug等级-LV3-ChipDebug版主0
      要输出到一硬件的引脚拉到任意脚output就可以的哈。内部的话就用wire直接拉过去就行了。
      9个月前已采纳
      • rainbow的头像-ChipDebugrainbow徽章-初出茅庐-ChipDebug等级-LV1-ChipDebug作者0
        有具体的示例吗？刚接触的小白，不太懂，另外我想内部clk分频以后输出到外部引脚需要怎么做呢？感谢😊
        9个月前@ICMaker
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面