在做一个毕设，能够在浏览器中编写verilog代码，并实现仿真波形，请教分享经验-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0
      你这个不是毕设。是产品，同学，要搞起来工作量还是比较大的，而且涉及版权问题
      9个月前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面