3.1i VITEX PAR范围约束扩展在模块化设计中使用过多的内存。-Xilinx-AMD论坛-FPGA CPLD-ChipDebug