3.1i设计管理器-在执行MPPR后不应自动生成布局后时序报告-Xilinx-AMD社区-FPGA CPLD-ChipDebug

3.1i设计管理器-在执行MPPR后不应自动生成布局后时序报告

描述

关键词:设计管理器,后布局定时报告,MPPR,TRCE,

紧迫:热

一般描述:

在报表浏览器中生成并显示“布局后时序报告”。
对于所有MPPR修订执行,但报告不符合
PAR的生成和设计,以及修改后的NCD文件。

解决方案

在MPPR之后,TrCE程序不会自动运行,因此,本报告
不应默认生成。布局后的时间报告应该是
在这种情况下被忽略。一个新的可以通过以下方式来生成:

*选择适当的修订(即-Rev1P1ReVy1L11Y2)
*选择工具-gt;Flow Engine
*从内部流引擎中选择实用工具&生产时序报告

现在将为您生成一个布局后时序报告。

此更改可在最新的3.1i服务包中获得:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新/

请登录后发表评论

    没有回复内容