开源仿真工具Verilator入门1：安装和测试

Verilator：工具介绍

Verilator是一种开源的Verilog/SystemVerilog仿真器，可用于编译代码以及代码在线检查，Verilator能够读取Verilog或者SystemVerilog文件，并进行lint checks(基于lint工具的语法检测)，并最终将其转换成C++的源文件.cpp和.h。

Verilator不直接将Verilog HDL转换为C++或者SystemC，反之Verilator将代码编译成更快的优化过的并且支持多线程的模型，该模型被依次包装在（wrapped）在C++/SystemC模型中。这样就生成一个编译的Verilog模型，其功能和Verilog是一致的，但效率由于基于C++即使是单线程模型也可以10倍快于SystemC，100倍快于基于解释Verilog的仿真器，并且通过多线程可以进一步加速。

Verilator的优点：将Verilog/SystemVerilog转换成C++/SystemC，仿真速度快很多，如果有这方面的需求，那Verilator是不错的选择。

本节将先介绍下Verilator的安装以及基本的使用方法，所有操作均在Ubuntu16系统上实现。

Verilator安装

安装必要的软件包：

git上拷贝源代码：

编译前的准备工作：

这里选择编译版本v4.210(注：最新版本会报错)

配置编译安装：

如果成功的话输入：

可以看到verilator的版本信息：

一个简单例子

下面我们看下官方示例，最简单的hello world代码，文件位置在verilator/examples/make_hello_c/下，主要两个文件：

top.v

sim_main.cpp

MakeFile文件：

MakeFile中核心的编译语句其实就是执行：

直接执行编译：

make

执行生成的C++可执行文件，结果如下：

可以看到C++实现了和verilog相同的功能。

配合gtkwave实现波形仿真

安装gtkwave，gtkwave同样是开源的工具其git地址为：https://github.com/gtkwave/gtkwave.git

这里我们直接安装：

简单示例

以一个简单的逻辑组合为例：

执行编译：

结果如下图：