91i ViTEX-MAP-在VITEX部分中如何禁用SRL16推断?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

91i ViTEX-MAP-在VITEX部分中如何禁用SRL16推断?

描述

在我的设计中有一系列内部触发器。当我实现我的设计时,这些FFS被优化成SRL16。这有时会导致比使用触发器更坏的时机。我如何防止这种情况发生?

解决方案

如果没有复位项,将推断SRL16或SRL16E。为了避免触发器脱离LUT,在它们上设置一个重置项。

如果不使用重置项,将其连接到虚拟信号,并通过在网络上为综合工具放置适当的“保持”属性来防止虚拟信号得到优化。

寄存器之间的信号的“保持”属性应该防止它们被合并成一个切片。

UCF语法应如下:

NET“网名”保存;

请登录后发表评论

    没有回复内容