notepad++配置verilog环境可直接编译检查语法错误

分享一个notepad++配置verilog环境，支持检查语法错误。

1、安装nppecc的插件，安装教程如下：https://jingyan.baidu.com/article/f71d6037db3bc75bb741d147.html

2、打开 NppExec插件（按 F6），输入这段代码

cmd /k cd "$(CURRENT_DIRECTORY)" & vlog.exe "$(FULL_CURRENT_PATH)" & ECHO. & EXIT 

3、save  →  给这段代码取名 Run Verilog→ ok

4、用 ModelSim（或QuestaSim）新建一个工程，添加文件进行编译。退出 ModelSim，找到刚刚那个工程目录的文件夹：work，将其复制到你的 Notepad++ 的安装目录下。

5、Notepad++打开任意一个 .v 文件（含中文路径也可以），按 F6，点击 OK（也可按 Enter 键），界面下方弹出 Console 控制台，显示出了本该在 ModelSim 中的编译结果

注：建议勾选：插件—NppExec—No internal messages，这可以让编译窗口的信息更简洁；建议勾选：插件—NppExec—Save all files on execute，这样按 F6 编译时，插件会先自动保存再编译。如果不勾选则需要先手动保存代码再编译，否则编译的是上次保存状态的结果