高速PCB设计中的打孔包地到底能不能解决串扰问题？

工程界常常使用保护地线进行隔离，来抑制信号间的相互干扰。的确，保护地线有时能够提高信号间的隔离度，但是保护地线并不是总是有效的，有时甚至反而会使干扰更加恶化。使用保护地线必须根据实际情况仔细分析，并认真处理。

 

保护地线是指在两个信号线之间插入一根网络为GND的走线，用于将两个信号隔离开，地线两端打GND过孔和GND平面相连，如图所示。有时敏感信号的两侧都放置保护地线。

 

要想加入保护地线，首先必须把两个信号线的间距拉开到足以容纳一根保护地线的空间，由于拉开了信号线的间距，即使不插入保护地线，也会减小串扰。插入保护地线会有多大的作用？

1

低频模拟信号包地

我们来看表层微带线情况下串扰的大小。假设走线是50Ω阻抗控制的，线宽为6mil，介质厚度为3.6mil，介电常数为4.5。并假设两路信号都是载波频率为30Mhz，带宽为2Mhz的模拟信号。

下图显示了三种情况下的远端串扰情况。当线间距为6mil时，由于两条线紧密耦合，远端串扰较大。把间距增加到18mil，远端串扰明显减小。进一步，在两条线之间加入保护地线，地线两端使用过孔连接到地面，远端串扰进一步减小。

 

对于低频模拟信号之间的隔离，保护地线的确很有用。这也是很多低频板上经常见到的“包地”的原因。但是，如果需要隔离的数字信号，情况会有所不同。

我们分表层微带线和内层带状线两种情况来讨论保护地线对数字信号的隔离效果。以下讨论我没假定PCB走线都是50Ω阻抗控制的。

表层走线

仍然使用上面的表层走线叠层结构，线宽为6mil，介质厚度为3.6mil，介电常数为4.5。攻击信号为上升时间Tr=200ps的阶跃波形。考虑以下三种情况下的近端串扰和远端串扰的情况，如下图所示，其中耦合段长度为2000mil。

 

• Case1：两条走线间距gap=1w（w=6mil表示线宽）；
• Case2：两条走线间距gap=3w，仅仅拉大道能够放下一条保护线的间距，但不适用保护线；
• Case3：两条线间距gap=3w，中间使用保护地线，并在两端打GND过孔。

下图显示了三种情况下串扰波形，无论是近端串扰还是远端串扰，走线间距从1w增加到3w时，串扰都明显减小。

在此基础上，走线间插入保护地线，串扰如下图中Case 3所示，相比Case 2，插入保护地线，不但没有起到进一步减小串扰的作用，反而增大了串扰噪声。

 

这个例子表明，拉开走线间距是最有效的减小串扰的方法。保护地线如果使用不当，可能反而会恶化串扰。

因此，在使用保护地线时，需要根据实际情况仔细分析。保护地线要想起到应有的隔离作用，需要再地线上添加很多GND过孔，过孔间距应小于1/10λ，如图所示。λ为信号中最高频率成分对应的波长。

 

内层走线

对于内层走线，如下图所示：

 

内层走线叠层

介电常数为4.5，阻抗为50Ω。考虑到下图三种情况。攻击信号为上升时间Tr=200ps的阶跃波形，入射信号幅度500mv，耦合长度为2000mil，近端串扰如图所示，加入了保护地线，近端串扰从3.44mV进一步减小到了0.5mV。信号隔离度提高了16B。对于内层走线，加入保护地线能够获得更大的隔离度。

 

对于表层走线来说，使用密集型的GND过孔，对提升隔离效果是有好处的。但是，对于内层走线来说，使用密集型的GND过孔几乎得不到额外的好处，下图对比了GND过孔间距为2000mil（保护地线两端打GND过孔）和GND过孔间距为400mil时的近端串扰情况，串扰量几乎没有变化。

 

间距增加到5w时情况如何？

 

 

当走线间距进一步加大，保护地线仍保持在6mil的线宽时，对于表层走线来说，保护地线的作用减小。在下图中，两条线间距拉到5w时，两种情况下近端串扰和远端串扰量和不使用保护地线情况相当，没有明显改善。

因此，对于表层走线来说，走线间距很大时，中间再加入保护地线，几乎没有什么效果，如果处理不好反而会使串扰恶化。

对于内层走线来说，保护地线仍然会起很大作用。如下图，内层间距为5W，两种情况下近端串扰噪声波形如图。中间加入了保护地线，能明显改善近端串扰。

2

结论

1）保护地线对低频模拟信号的隔离通常都是有效的。但是在数字信号之间的保护走线并不是那么有用，有时反而会使情况更恶化。

2）对于表层走线，如果保护地线的GDN孔间距很大，可能会使串扰更加严重，必须使用非常密集的GND孔才能起到隔离的效果。

3）对于内层走线，保护地线可以减小近端串扰。

包地打孔还有这么多讲究？

我们可以看出50mil过孔距离阻抗既然比没有包地孔的飘的高很多。而10mil和30mil的地孔距离区别很小，基本可认为是走线本身阻抗的体现了。

 2.以电磁场角度分析

下图分别是10mil、50mil、无包地孔的三种情况的场分布（信号频率30GHz）。

可以看出10mil的电磁场能量最强，下面平面和共面的两条路径是能量的集中处；50mil时电磁场能量明显不足，只有在共面的回流路径下集中了一些能量；而不打孔的电磁场能量明显比50mil的要强，通过平面间的耦合，使用共面和下面的回流路径都能累积部分的能量。

一句话总结就是：回流有两条路，平面电容和过孔。平面电容低频难走，过孔高频难走，同时走电容和过孔之间有相位差，从而导致谐振。

所以，如果要包地就要认真包，包地线不能太远，过孔间距离最好也控制在1/20的信号波长。

不就是包地打孔嘛，能有多讲究？

坊间传说的包地神技能其实并没有那么直观。什么叫直观，就好像1+1=2。（好了，别逗了）。那就好比10%的阻抗变化会带来大约5%的反射，比如100mil的过孔stub的谐振点大概会在15GHz之类的。包地打孔你很难从一开始就能够预测到你的设计质量会怎么样，而且一样的设计放在不同的板子也会千差万别。而且最重要的是并不是包了地就一定会带来信号质量的改善，很多情况下你辛辛苦苦包完了，结果只换来“事倍功半”这几个字。

好了，说了那么多吓人的话，我都不好意思再说了，只能举一个吓人的例子吧。我们如果要使用例如网络分析仪去测试PCB上面的DUT（待测物），最通常的做法就是通过SMA头接入PCB，我们要举的这个例子就是一个测试板，由于只有表层走线，4层板就足够了，这样的话表层到第二层参考层的厚度一般就比较厚，直接导致的后果就是表层的走线要很宽才能控到50欧姆的阻抗，另外也可以采用下面这种共面波导的包地形式来达到目的，这样的话线宽就可以不用太过粗。我们通过阻抗计算软件计算，得到线宽走12mil，同层的包地距离6mil。

前面说了嘛，这也算一种包地的情况，那我们的工程师就自然的把地过孔打上，就像下图所示一样。

做过设计的朋友都知道，现在使用软件来进行包地打孔的设计那叫一个方便啊，输入过孔的间隔和距离后，唰一声就做出来了。 

上面的设计看起来也好像没什么问题，包了地，打了孔。由于我们这个是一块测试板，需要达到的测试频段达到30GHz，因此上图的这根校准线的设计是至关重要的，必须要有很好的回损和插损的性能。当我们拿这根设计进行仿真后会发现，结果可能并没有想象中那么美好，如下所示：

在大概25GHz之后回损就变得不线性了，一直往恶劣的方向走去，同时插损也受到了影响，因此根据我们还算丰富的测试经验来看，这根校准线的设计应该是很难满足30GHz的测试要求的。

地也包了，孔也打了，那为什么会出现高频振动和跌落的原因呢？这时候我们SI的优势就体现出来了，我们可以去做不同包地情况的分析，例如我们补充下面这三种情况：分别是包地过孔距离铜皮10mil，30mil和干脆不打过孔了。

我们把4种情况的仿真结果放在一起来看，会发现一些意想不到的东西。

插入损耗的结果：

回波损耗的结果：

对比10mil，30mil，50mil这三种case，我们能发现一个很明显的规律，就是包地过孔距离包地铜皮最近的话对高频的性能会越好，高频的衰减会越小，这样更有利于保证高频的测试性能，地过孔越远，损耗越大，而且还会出现谐振。其实这是由于回流路径的相位差造成的谐振。这听起来好像有那么一丢丢复杂是吧？

稍微解释下哈，就好像你和妈妈一起去买菜，去的时候是一起走，但是回来的时候你们各自走不同的路回家，然后你们回到家的时间是不一样的，这个不一样的时间就是相位差，包地过孔距离铜皮越远，就好像你和妈妈回到家的时间相差越多一样，就会导致最严重，最靠近低频段的谐振。 

但是细心的朋友就会有反驳的机会了，那为什么没地过孔在高频反而比50mil的地过孔性能要好啊！！你是不是标签标错了啊。

还好，标签是没错的。还是说回买菜这档子事呗，就好比你和妈妈去买完菜，你们一起回家，但是选了一条比较难走的路回家，所以无论怎么样你们回到家的时间都是一样的，所以基本没有相位差，所以没有谐振，所以在很高频的时候会比50mil距离打孔有优势（其实再往更高频走，就会比30mil甚至10mil都会好）。但是路难走啊（只能通过地平面的耦合进行回流），所以你们的精力会浪费很多（中低频段损耗会比较差）。