5.1i时序分析器/跟踪（TrCE）-通向和来自块RAM的路径被错误地约束（BrimsSpura）

描述

一般描述：

围绕双端口块RAM的路径根本不受约束或不受约束（即，特定路径使用在DPR的另一个时钟域上声明的约束）。

解决方案

在这种情况下，TNMyNET约束扩展到块RAM的两个端口，即使它们被不同的信号计时。当TNM跟踪到一个实例中时，它包含该组中的整个实例，而不管它被跟踪到的PIN。对于块RAM，这意味着两个端口被分组，即使TNM在一个端口上输入到一个输入。

在版本3.1i中，添加了新的关键字来解决这个问题，但是关键字目前没有被记录。关键词可以用在下面的例子中：

“Calkin in”TNMYNET=

NET“CKAKIAN”TNMNET= FFS；

NET“CKBBIN”TNMYNET= BRAMSB PORTB CKBBIN；

NET“CKBBIN”TNMYNET= FFS CKBBIN；

注意：为了使用多个限定符，必须多次向同一个网络应用同一个组名称。

当你在设计中使用这些新的限定符时，应该小心。例如，正常的“RAM”关键字既包括LUT RAM和块RAM，又总是后者的端口。如果相同的时钟信号驱动LUT RAM和块RAM，这可能导致问题。