FPGAExpress3.3能将属性添加到HDL代码中的信号/网络中吗？

描述

关键词：属性、信号、HDL、网

紧迫性：标准

一般描述：
属性可以放置在HDL代码中的网络/信号上吗？

解决方案

VHDL：

属性只能放在组件上。

Verilog：

属性可以放在端口和模块上。

见（Xilinx解决方案4392）有关传递属性的信息。